


II KOLOKVIJUM
IZ PREDMETA
LOGIČKO PROJEKTOVANJE RAČUNARSKIH SISTEMA I
14.02.2014. (Radi se 20 min)

Ime i prezime: _____
 Broj indeksa: _____

1. Skicirati vremenske oblike signala koji se generišu sledećim VHDL iskazima.
 Pretpostaviti da su početne vrednosti signala `iCLK` `<= '0'` `inRESET` `<= '1'`.


```
iCLK      <= NOT iCLK AFTER (15 ns) / 2;
inRESET    <= '1', '0' AFTER 10 ns, '1' AFTER 40 ns;
```



2. U donjem VHDL procesu dodeljuje se vrednost signalu „s“ širine 3 bita pod kontrolom selekcionog ulaznog signala „isel“ dvobitne širine.

```
p1: process(isel) begin
  case (isel) is
    when "00" =>
      s<= "001";
    when "01" =>
      s<= "010";
    when "10" =>
      s<= s+2;
    when others =>
      s<= "100";
  end case;
end process;
```

- a) Skicirajte kako izgleda signal s ukoliko isel izgleda kao na slici.



- b) Komentarišite ovde analizirani proces u smislu tipa i kvaliteta datog rešenja.